Decimator

[Hermecildes]

Estou estudando o livro PSoC, a parte dos conversores, será que alguem poderia me explicar a moral do decimator que eu ainda não entendi, como ele funciona e por que ele existe.

[Ricardo_Franco]

Ola Senhores.
Primeiro precisamos entender exatamente como funcionam os vários tipos de AD´s do PSoC.
O melhor AD a ser usado seria o AD paralelo, (o PSoC não possue um), pois o mesmo tem dentro dele vários amp-op comparadores, onde cada amp-op seria capas de discretisar parte do sinal analógico. Seria necessário um amp-op para cada bit a ser discretisado, ou seja um AD de 8 bits deveria possuir 255 amp-op’s
Logo o nível de integração de hardware seria monstruoso, esse tipo de ADC é muito pouco utilizado, mas a sua vantagem é a velocidade de conversão, pois a mesma é quase que imediata, sendo limitado a velocidade de chaveamento dos amp-op’s (que é muito grande).



Certo até aqui nenhuma novidade, mas o PSoC possue outros tipos de AD, um deles o incremental (ADCINC), que na verdade é um AD de apenas um bit



Ele funciona comparando o sinal de entrada com a tensão no capacitor de realimentação, este capacitor funciona como uma célula de memória temporária, esse é o estagio de integração, quando o ADC integra o sinal ANALÓGICO em função do tempo, como ele é configurado como comparador temos na saída um sinal discreto 1 ou 0. é ai que entra o decimador, pois o mesmo captura sinais DISCRETOS e integra-os em função do tempo, ou seja sucessivas comparações para saber se o mesmo deve ser incrementado ou decrementado, como assim?
ele tem um acumulador de até 16 bits, se na entrada do decimador tivermos nível lógico 1, ele faz um incremento no acumulador ou seja:
Variável = Variável + 1;
Mas se tivermos nível lógico 0, ele decrementa 1:
Variável = Variável – 1;
Logo se utilizarmos um AD de 8 bits ao final de 255 integrações o valor acumulado no decimador será o valor correspondente a entrada analógica, dessa forma com um único comparador temos ADC’s de muitos bits. Como o mesmo é um bloco separado, ele realiza estas comparações em processamento independente a maquina, deixando a CPU livre para o usuário, ele utiliza apenas o clock da maquina.
O grande problema neste caso é a velocidade, podemos notar que quanto maior a resolução do ADC, mais tempo para integração, logo as amostragens por segundo ficam menores.
Para a maioria das variáveis industriais isso não é problema, pois existe um retardo muito grande, por exemplo: temperatura, vazão etc...
Apenas quando os sinais analógicos são muito rápidos encontramos limitações exemplo: saber o pico de corrente de um motor AC e encontrar suas harmônicas na rede, para esse caso deveríamos utilizar um processador de sinais mais velos DSP’s.
Espero ter ajudado, se ainda houver alguma dúvida tentarei formular a resposta mais claramente.

Ricardo Franco

[Ricardo_Franco]

Ola Senhores
Outra coisa que descobri sobre os DECIMADORES (imagino não ser o caso do PSoC).
Ele é utilizado como uma espécie de filtro, pois os ADS incrementais fazem amostragens muito rápidas, logo o Amp-Op comparador (que na verdade é m flip-flop configurado como “D”), oepera em uma freqüência alta demais gerando harmônicos, ruídos e transientes, que podem prejudicar outras funções da CPU (pois está tudo em uma única pastilha).
Então eles recomendam logo após o ADC-incremental aplicação de um filtro passa baixa, e um decimador para filtrar e buferizar as informações em um único registrador.
No caso do PSoC esse conjunto está em um único bloco o ADINC.

Ricardo Franco

[Hermecildes]

Valeu o esclarecimento.

[Lustosa]

E sobre os conversores DELSIG... na documentação fala que eles trabalham na notação complementar a 2. Não entendo porque na equation 3 do examplo diz Vin = ( n - 128) / 128 *Vbandgap. Isso seria notação complementar a 2? grato.