Estou usando um MSP da família 2xx, mais especificamente o F2013.
Estou usando o TimerA, com clock via SMCLK.
Acontece que não estou usando nenhum fator de divisão e a frequência no PWM é metade do que havia calculado.
Olhei em todas as configurações que pode, só se passou algo despercebido...
Fora o reg. DIVSx, IDx, tem algum outro lugar que pode estar dividindo minha frequencia por dois?
Segue minhas configurações.
BCSCTL1 = RSEL2 + XT2OFF;
BCSCTL2 = DIVS_0;
DCOCTL = 0x20 + 0x80;
BCSCTL1 = RSEL0 + RSEL2;//Clock de 1,66MHz, resistor interno
TACTL = TASSEL_2 + MC_1;
TACCR0 = 18106;//frequencia do PWM
TACCR1 = duty;
TACCTL1 = OUTMOD_7;
TACCTL0 = CCIE;
Alessandro