PCB : Vias entre alguns layers ( é possível ? )

Softwares para design e simulação de circuitos eletrônicos

Moderadores: 51, guest2003

PCB : Vias entre alguns layers ( é possível ? )

Mensagempor andre_luis » 10 Mai 2010 14:14

Pessoal,


Estou precisando routear um trecho de uma placa de 4 layers, onde há uma restrição na camada TOP.

No caso, tenho um chip QFN-64 onde o fabricante impõe que haja um grande PAD quadrado centralizado abaixo do componente, na camada top, afim de melhorar a dissipação de calor.

No caso, eu gostaria de saber se é possível criar vias que interligassem por exemplo, INNER2, INNER3 e BOTTOM, deixando a camada TOP de fora. Com isso, eu não ficaria impedido trabalhar abaixo desse chip; pois o espaço que restou abaixo do chip foi muito pouco.

É possível ?

http://en.wikipedia.org/wiki/Quad_Flat_No_leads_package





+++
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ

Mensagempor pbernardi » 10 Mai 2010 16:35

Sim, é possível. Mas não sei se é viável no seu caso.

As fabricantes de PCB geralmente pedem uma simetria entre os layers, no seu caso, entre o TOP/BOTTOM e o 2º e 3º layer. Assim, talvez não seja viável fazer uma via do 2º ao 4º layer, mas entre o segundo e o terceiro, pode ser uma opção sim.

Sugiro pedir orçamentos em várias empresas de PCB, para ver qual faz e qual não faz. Pode ser que o preço fique meio inviável também, algo do tipo, compensa mais fazer uma PCB 6 layers do que fazer 4 layers com vias entre os layers do meio.
But to us there is but one God, plus or minus one - Corinthians 8:6±2. (xkcd.com)
pbernardi
Word
 
Mensagens: 707
Registrado em: 12 Out 2006 19:01
Localização: Curitiba-PR

Mensagempor brasilma » 10 Mai 2010 17:07

Sim a função das placas multilayer é justamente essa.

Uma idéia: este tópico ficaria mais legal em "Softwares EDA"?
" A Teoria orienta e a Prática decide" ;-)
Avatar do usuário
brasilma
Dword
 
Mensagens: 3621
Registrado em: 11 Out 2006 15:39
Localização: Planeta Terra

Mensagempor MOR_AL » 10 Mai 2010 17:43

André.

Entendi que a finalidade do PADão, junto a base do CI, vai facilitar a saída do calor da base, ok?.

Como é que esse PADão vai permitir a transferência do calor gerado pelo CI, se você pretende colocar um layer com pads menores, de modo a que você possa ainda fazer algumas conexões nessa região?
Acho que esse CI deveria ter a base, onde se concentra o calor, na parte superior, para se poder colocar um dissipadorzinho.
A recomendação do fabricante é para atender o pior caso. Temperatura ambiente máxima e máxima geração de calor no CI. Talvez esse não seja o seu caso, aí talvez até você possa colocar os tais PADinhos.
Outra opção seria deixar um espaço entre a base do CI e a base onde este CI vai ser soldado. Talvez 0,5mm. Com isso haveria passagem do ar por convexão. Mas mesmo assim deveria haver um PAD menor, centralizado com o CI, que permitisse a entrada do ar para a base do CI.
Qualquer que seja sua opção, caso seja diferente do recomendado pelo fabricante, você vai ter que testar.

MOR_AL
"Para o triunfo do mal só é preciso que os bons homens não façam nada." Edmund Burke.
"Nunca discutas com pessoas estúpidas. Elas irão te arrastar ao nível delas e vencê-lo por possuir mais experiência em ser ignorante". Mark Twain
Avatar do usuário
MOR_AL
Dword
 
Mensagens: 2934
Registrado em: 19 Out 2006 09:38
Localização: Mangaratiba - RJ

Mensagempor guest2003 » 10 Mai 2010 18:06

Andre,

Isso que voce quer se chama Blind Via... (começa em um layer externo e não sai do outro lado)

Não são muito fabricantes que fazem e a placa fica mais cara.

Existe tambem Burried Via... (mais raro no Brasil e mais caro tbm) não é acessivel externamente, comeca e termina em inner layers.


Blind Via:
A via hole that does not pass completely through the printed circuit board. A blind via starts from one side or another.

Buried Via:
A buried via connects two or more inner layers but no outer layer, and cannot be seen from either side of the board.
http://www.sethi.com.br (Institucional)
http://www.sethi3d.com.br (Impressoras 3d)
http://www.sethi.com.br/blog (Blog Impressoras 3d)
Avatar do usuário
guest2003
Word
 
Mensagens: 746
Registrado em: 13 Out 2006 11:48
Localização: Campinas - SP

Mensagempor andre_luis » 11 Mai 2010 08:40

Entendi,

Bom, como não se trata de nenhuma aplicação militar e o escambáu, acho que vou ter de lidar com a perda dessa área mesmo.

Segue uns links onde há uma referencia acerca do encapsulamento QFN :
http://en.wikipedia.org/wiki/QFN
http://www.acam.de/fileadmin/Bilder/packages/qfn48.gif



Obrigado a todos.

+++
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ

Mensagempor xultz » 11 Mai 2010 08:58

André, é possível fazer que você perguntou, são as blind/buried vias. A plca fica bem mais cara de se fazer neste processo.
Porém, o que você quer fazer não é interessante.
Se o chip tem um thermal pad, então ele esquenta. Se ele esquenta, você precisa tirar esse calor dali.
O processo de retirada de calor funciona assim: Se você tem um objeto quente e um objeto frio , e interliga estes objetos por meio de um condutor de calor, o calor vai do objeto quente para o frio. Se você lembrar do Q=m*c*(t2-t1) que aprendeu no segundo grau, pode calcular a temperatura final do sistema.
O condutor de calor pode ser três coisas: condução térmica, convecção de fluído (quase sempre é usado o ar, e convecção pode ser natural ou forçada por um ventilador), e irradiação. Em sistemas eletrônicos, geralmente o ar do ambiente (tipicamente a 25°C) é o objeto frio. Só que na fórmula do Q=mct a massa do ar tende ao infinito (comparado com a massa do teu CI), então teu CI vai ficar sempre na temperatura do ar ambiente. Na prática, não é isso que ocorre. O caminho entre teu CI e o ar ambiente tem uma certa resistência térmica. Neste ponto, é possível fazer um paralelo com um circuito elétrico: a diferença de temperatura entre teu CI e o ambiente é como duas fontes de tensão numa mesma referência (por exemplo, teu CI esquenta 100°C ele tem 100V, e o ambiente tem 25V), e entre eles há um resistor, que representa o condutor térmico. Quando menor esta resistência, maior a corrente (ou fluxo de calor), o que é bom, afinal você precisa tirar o calor do CI. É possível que você tenha vários condutores ao mesmo tempo: um dissipador conectado na carcaça, ar forçado, etc. Cada condutor destes é um resistor em paralelo ligando os 100V aos 25V.

Voooooltando à tua placa: a função do thermal pad é ser uma via de baixa resistência térmica para tirar o calor do CI. Porém, se você coloca este pad embaixo do CI e não faz mais nada com ele, para onde vai o calor? Para lugar nenhum. O ideal é você colocar pelo menos mais um pad igual no bottom e interligar ambos com várias vias. Assim, o calor pode sair do pad do top e ir para o bottom. E no bottom, o ideal é ligá-lo num plano de terra o maior possível. Se pensar no circuito térmico, você tem uma resistência baixa (que é a solda do CI no pad do top), em série com uma resistência um pouco maior (que são as vias), e em série uma resistência que vai ser diretamente proporcional ao tamanho do plano, que é a forma de contato do calor com o ar ambiente. Estes tamanhos vão depender de quanto calor o CI gera, como o ar dentro da caixa do teu equipamento troca calor com o ar ambiente, etc.


Me fiz entender?
98% das vezes estou certo, e não estou nem aí pros outros 3%.
Avatar do usuário
xultz
Dword
 
Mensagens: 3001
Registrado em: 13 Out 2006 18:41
Localização: Curitiba

Mensagempor andre_luis » 11 Mai 2010 10:15

Xultz,

Na verdade, a informação mais importante que voces me passaram foi que tecnicamente é possível, porém inviavel.
Como o ambiante não será tão quente assim, a dissipação não será um problema tão critico, porém relevante.

No caso, eu já pretendia usar algumas vias menores para propagar o calor do TOP para o BOTTOM, porém devido á compactação da placa, eu teria de fazer um roteamento entre layers abaixo do CI, cujo tamanho 64 pinos, não é tão pequeno assim.

De qualquer modo, a solução final vai acabar sendo o re-roteamento mesmo, para não restringir a fabricação á poucos fabricantes.

Obrigado.

+++
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ

Mensagempor andre_luis » 11 Mai 2010 15:56

Pessoal,

Alguem já routeou vias entre os PADs e o "super-PAD" de um QFN ? ( no meu caso, QFN-64 ). Até sobrou algum espaço; achei que o PAD central fosse ocupar mais espaço.

Sabem se existe restrição para isso em alguma norma técnica ?



+++
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ

Mensagempor Ander_sil » 12 Mai 2010 09:18

André, a restrição esta em fechar a mascara de solda nas vias, eu já fiz em placas com problema de espaço e nunca deu problema.

vias com 0,5mm diametro e furo de 0,2mm.

Detalhe para mascara do pad central do qfn, deixo uns quadradinhos, evita aquela bolha de solda e consequentemente curto.

Imagem

Uploaded with ImageShack.us

at.
Anderson Chrispim da Silva
chrispimdasilva@gmail.com
Ander_sil
Byte
 
Mensagens: 368
Registrado em: 30 Out 2006 09:58
Localização: Campinas - SP

Mensagempor andre_luis » 13 Mai 2010 08:32

Andreson,

Interessante essa abordagem no sentido de evitar bolhas de solda.
Entretanto, estou com uma dúvida :

--> Essa camada de silk acima do PAD central, não poderia atrapalhar o contato elétrico, dependendo da espessura da camada de silk do fabricante de PCI ?

--> No seu caso, o PAD central pode estar conectado ao GND ou deve estar conectado ao GND ? No datasheet do componente que utilizo, não fica claro se esse PAD está eletricamente conectado internamente, ou se é apenas um reforço na blindagem eletromagnetica, ( tipo, estando abaixo do substrato do integrado ). Apesar disso, eles recomendam aterrar.

--> Voce tem algum conhecimento acerca do retrabalho com componente QFN ? Me parece que esse CI seria o único, aparentemente impossível de remover da placa, exceto se aquecesse por um longo período.


+++
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ

Mensagempor Ander_sil » 13 Mai 2010 09:28

André, no meu caso nunca atrapalhou, pois o pad central desse chip não é conectado ao gnd, pode mas não conectei. Recomendo usar a mascara aberta e deixar os quadradinhos na pasta de solda, ou seja, pro stencil.

Quase sempre esse pad central esta conectado ao terra, mas vale checar cada caso.

Sobre retrabalho não tem muito problema não, com fluxo e um soprador ou estação smd resolve.

segue umas referencias.

http://www.intersil.com/data/tb/TB389.pdf

http://focus.ti.com/lit/an/sloa122/sloa122.pdf

at.
Anderson Chrispim da Silva
chrispimdasilva@gmail.com
Ander_sil
Byte
 
Mensagens: 368
Registrado em: 30 Out 2006 09:58
Localização: Campinas - SP


Voltar para Software EDA ( KiCAD, Altium Designer, Protel, Eagle, P-CAD )

Quem está online

Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante

x