Especificar FPGA...

[Red Neck Guy]

Eu tenho uma lógica implementada parcialmente num CPLD que me consome umas 60 macrocélulas, porém, como o pessoal que me contratou pra elaborar o projeto não tem, nem faz questão de comprar, nenhum tipo de gravador pensei em utilizar um FPGA inicializado pelo LPC1766 que tenho na placa. Como é a minha primeira placa que será elaborada com FPGA, estou na dúvida sobre essa escolha.
Sei que aqui existem vários colegas com uma vasta experiência na área, então se possível, gostaria de uma ajuda referente a esses itens:
- FPGA que comporte essa lógica que consumiria as 60 macrocélulas
- FPGA com o menor custo possível.
- Forma de inicializar o FPGA pelo MCU.

Eu fiz estágio anos atrás num fabricante de CLP lá de Porto Alegre onde os FPGAs eram inicializados por 80C251, mas como na época eu nem sabia o que era um FPGA pra entender o que estava sendo feito.
O circuito implementado em lógica programável controla um dispositivo crítico que pode levar a queima de um equipamento caro, por essa razão, será importante acrescentar um watchdog ao circuito de reset do mesmo?

[chrdcv]

Saudações Aquino!

Tendo em vista que tua implementação anterior estava em um CPLD e a mesma usava cerca de 60 macrocélulas, é muito, mas muito provável que uma variedade de FPGA poderia substituir a mesma, com a vantagem de que a maioria das FPGA's atuais possuem vários recursos auxiliares tais como barramentos de clock, RAM, circuitos auxiliares/blocos para processamento de sinais, etc... Em contrapartida, devido a reconfiguração ser dinâmica (ao menos nas FPGA's mais comuns), é necessário a adição de uma memória não volátil para a tal. Assim, penso que seria mais interessante e economicamente viável CONTINUAR a tua solução utilizando CPLD (inerentemente, o custo de uma FPGA será maior que o da CPLD, fora a questão da memória).

Sobre o circuito de watchdog, lembre-se: a grande maioria das descrições de hardware são implementadas com circuitos síncronos, portanto, seria interessante deixar um pino dedicado à incialização GLOBAL das sub-implementações, de forma a ter um momento inicial definido. Nesse pino, pode ser conectado externamente a um supervisor de tensão (power-up, brown-out) externo.

A gravação da tua CPLD atual poderá ser realizada através do barramento de comunicação ISP do teu uC. A Xilinx, Altera e outros fabricantes possuem notas de aplicação especialmente para tal fim. Um programador barato tb. poderá ser realizado para uso através da porta-paralela, novamente, os dois fabricantes mencionados anteriormente possuem notas de aplicação com o diagrama eletrônico e mais informações úteis a respeito. A vantagem da gravação ser efetuada pelo uC deve-se ao fato de correção de bugs e/ou alteração "a posteriori" em campo, sem a necessidade de intrusão de dispositivo de programação no equipamento (poderá ser realizada remotamente dependendo do caso).

[andre_luis]

Aquino,

Considerando que aparentemente está previsto o uso de um uC, e que há tão poucas células utilizadas, não seria o caso de se estudar o uso da família PSoC da Cypress ?

+++