Página 1 de 1

JOVE: Síntese de circuitos em Verilog [JAVA]

MensagemEnviado: 23 Set 2015 10:46
por andre_luis
Pessoal,


Alguem já usou esse programa ?
http://sourceforge.net/projects/jove/

Achei legal o fato de ser em Java, que para certos casos é vantajoso por não precisar instalar nada.
Eu gostaria de fazer algumas brincadeiras-de-criança com isso aí, mas quando executo não faz nada.

Alguem já usou isso aí ?

Re: JOVE: Síntese de circuitos em Verilog [JAVA]

MensagemEnviado: 23 Set 2015 12:13
por andre_luis
Bom, descobri que o compilador não estava instalado corretamente...

[EDITADO]

Desisti dessa porcaria, achei que tivesse uma interface amigável, mas é via linha de comando.
Aproveitando, se alguem conhece algum sintetizador de circuitos entrada HDL online ou puramente Java, peço compartilhar pfv...