M++ e VERILOG
Enviado: 19 Out 2018 06:32Não está fácil, mas semana que vem devemos terminar de portar nosso microprocessor M++ para FPGA com verilog 
Descobrimos que o erro estava no instruction code do JMP
https://www.dropbox.com/s/uspsmh5nf4ve4z7/fpga.JPG?dl=0
Descobrimos que o erro estava no instruction code do JMP
https://www.dropbox.com/s/uspsmh5nf4ve4z7/fpga.JPG?dl=0
