VHDL

Linguagem descritiva de hardware

Moderadores: 51, guest2003

VHDL

Mensagempor rebelk » 29 Jan 2008 13:08

Alguem poderia me indicar um sof para vhdl , pois eu estou aprendendo esta linguagem , não pode ser os sofs da altera , eu instalei o VHDL Wizard , mas não sei ultilizalo , alguem poderia me dar uma força ?
alguem possui um tutorial do xilinx ise 7.1i que possa me enviar ?
rebelk
Byte
 
Mensagens: 301
Registrado em: 15 Nov 2006 20:16

Mensagempor mastk » 22 Abr 2008 14:17

Estou començando em VHDL, com alguns exemplos, estou achando bem simples e pratico, se quiser uns toque mande um mp...
Avatar do usuário
mastk
Dword
 
Mensagens: 4407
Registrado em: 14 Out 2006 20:43

Re: VHDL

Mensagempor andre_luis » 22 Abr 2008 17:07

rebelk,

A própria Xilinx possui um tutorial passo-a-passo bem interessante, ensinando como integrar num projeto fontes feitas em VHDL e feitas com captura de esquemático.

+++
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ

Mensagempor tcpipchip » 06 Mai 2008 23:30

Eu comecaria com o WINCUPL...
Programando com algebra booleana mesmo...

Veja um exemplo de um programa que fiz

Name CHEQ_PRE_7404_LESS;
Partno 000;
Date 05/05/1991;
Revision 00;
Designer Miguel Alexandre Wisintainer;
Company ME;
Assembly None;
Location None;
Device V750C;

$DEFINE Y4 !((!A13 & !A14 & A15) & ENABLE_138)
$DEFINE Y5 !((A13 & !A14 & A15) & ENABLE_138)
$DEFINE Y6 !((!A13 & A14 & A15) & ENABLE_138)
$DEFINE Y7 !((A13 & A14 & A15) & ENABLE_138)

/****************************************************************/
/* FOR REDUCE SIZE OF CHEQUE-PRE/NETMACHINE */
/****************************************************************/

/** Inputs **/

PIN 1 = clock;
PIN [2,3,4,5] = [A12..A15];
PIN 10 = WR;
PIN 11 = RD;
PIN 13 = PSEN;
PIN 14 = ALE;
PIN 22 = EA;

/** Outputs **/

PIN 15 = ENABLE_WR_RAMTRON;
PIN 16 = ENABLE_RAM;
PIN 17 = ENABLE_ROM;
PIN 18 = ENABLE_LCD;
PIN 19 = READ_RAM_ROM;
PIN 20 = ENABLE_138;
PIN 21 = CLOCK_SEIKO;

/** Temporary variables **/

NODE Q0;
NODE Q1;
NODE Q2;
NODE Q3;
NODE Q4;
NODE Q5;
NODE Q6;

/** Logic Equations **/

ENABLE_WR_RAMTRON= !EA # WR;
ENABLE_RAM = (A12 & A13 & A14 & A15) # (Y4 & Y5 & Y6 & Y7);
ENABLE_ROM = A15 # ALE;
ENABLE_LCD = ( !((!(! WR)) & (!(!RD))) ) & ( (!(!A12)) & (!(!A13)) & (!(!A14)) & (!(!A15)) ) ;
READ_RAM_ROM = (RD & PSEN);
ENABLE_138 = !(RD & WR & PSEN);

/** FOR SEIKO - CLOCK GENERATOR **/

Q6.SP='b'0;
Q5.SP='b'0;
Q4.SP='b'0;
Q3.SP='b'0;
Q2.SP='b'0;
Q1.SP='b'0;
Q0.SP='b'0;

Q6.AR='b'0;
Q5.AR='b'0;
Q4.AR='b'0;
Q3.AR='b'0;
Q2.AR='b'0;
Q1.AR='b'0;
Q0.AR='b'0;

Q6.T='b'1;
Q5.T='b'1;
Q4.T='b'1;
Q3.T='b'1;
Q2.T='b'1;
Q1.T='b'1;
Q0.T='b'1;

Q0.CK = clock;
Q1.CK = !Q0;
Q2.CK = !Q1;
Q3.CK = !Q2;
Q4.CK = !Q3;
Q5.CK = !Q4;
Q6.CK = !Q5;

CLOCK_SEIKO = Q6;
Avatar do usuário
tcpipchip
Dword
 
Mensagens: 6560
Registrado em: 11 Out 2006 22:32
Localização: TCPIPCHIPizinho!

vhdl

Mensagempor rebelk » 03 Jul 2008 12:38

rebelk
Byte
 
Mensagens: 301
Registrado em: 15 Nov 2006 20:16


Voltar para Verilog, VHDL, SystemC ( PLAs, CPLDs, FPGAs, etc... )

Quem está online

Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante

cron

x