mastk escreveu:Ola povo, era uma vez um mastk.
Mastk estava la fazendo seu hardware em VHLD num CPLD faltando macro-celulas para o seu objetivo, e nisso começou o ciclo de cabeçadas na parede, que consistia em descrever o hardware maneira a caber no CPLD e durante esse cilclo (4 horas), não estava mais conseguindo gravar o CPLD, para ser mais especifico, falha na comunicação.
Já troquei o CPLD, o 74HC125 do cabo e minha porta parece estar boa.
Alguem já passou por isso? Ou teria uma sujetão?
rebelk escreveu:como definir os pinos ultilizando a linguagem vhdl no ISE 7.1i ,
estou com algumas duvidas , como transferir o programa para o cpld xc9572xl , alguem pode me indicar um tutorial do ISE 7.1i , estou iniciando com ele e estou com muitas dificuldades , alguem pode me informar se ele tem bugs , estou tentando baixar a vesão 9.2 , mas na encontro na net !
Voltar para Verilog, VHDL, SystemC ( PLAs, CPLDs, FPGAs, etc... )
Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante