Entrar    Registrar

RISC V

Para "abobrinhas" use o " Boteco"

Moderadores: aluis-rcastro, guest2003, 51, Renie

  • Autor
    Mensagem

Re: RISC V

Mensagempor julian camargo » 09 Out 2019 08:01

Marcelo: eu acho que o mais certo seria vc me convencer a desistir de usar FPGA e RISCV para usar ARM! :lol: hahaha

Isso é fácil, basta uma conta simples: Se custo + performance = lucro, continue com o que esta usando senão, mude.
julian camargo
Bit
 
Mensagens: 33
Registrado em: 31 Ago 2019 19:50

Re: RISC V

Mensagempor tcpipchip » 09 Out 2019 10:14

fiquei assustando hoje quando vi o video com o RISC V...
------------------------------------------
http://www.youtube.com/tcpipchip
Avatar do usuário
tcpipchip
Dword
 
Mensagens: 6002
Registrado em: 11 Out 2006 22:32
Localização: TCPIPCHIPizinho!

Re: RISC V

Mensagempor msamsoniuk » 10 Out 2019 01:59

tcpipchip escreveu:Marcelo
Bom dia
Olhou ser é possivel implementar a M++ ?


entao, na simulacao funciona redondo, mas na sintese nao, daih tem que fazer algumas correcoes e tem q ser meio passo a passo para garantir q as correcoes nao alterem o comportamento da simulacao. daih tem q ir mudando passo a passo e testando para garantir que nao mudou nada na simulacao... vai demorar um tempo!
Avatar do usuário
msamsoniuk
Dword
 
Mensagens: 2926
Registrado em: 13 Out 2006 18:04

Re: RISC V

Mensagempor tcpipchip » 10 Out 2019 10:28

SIM, EU VI AQUI TAMBEM QUE NA SIMULACAO QUE FUNCIONA 100%

CLARO, FICO NO AGUARDO!!!!!! QUERO USAR SEMESTRE QUE VEM EM SALA DE AULA!
------------------------------------------
http://www.youtube.com/tcpipchip
Avatar do usuário
tcpipchip
Dword
 
Mensagens: 6002
Registrado em: 11 Out 2006 22:32
Localização: TCPIPCHIPizinho!

Anterior

Voltar para Assuntos Gerais

Quem está online

Usuários navegando neste fórum: Bing [Bot] e 2 visitantes