Entrar    Registrar

RISC V

Para "abobrinhas" use o " Boteco"

Moderadores: aluis-rcastro, guest2003, 51, Renie

  • Autor
    Mensagem

Re: RISC V

Mensagempor julian camargo » 09 Out 2019 08:01

Marcelo: eu acho que o mais certo seria vc me convencer a desistir de usar FPGA e RISCV para usar ARM! :lol: hahaha

Isso é fácil, basta uma conta simples: Se custo + performance = lucro, continue com o que esta usando senão, mude.
julian camargo
Nibble
 
Mensagens: 54
Registrado em: 31 Ago 2019 19:50

Re: RISC V

Mensagempor tcpipchip » 09 Out 2019 10:14

fiquei assustando hoje quando vi o video com o RISC V...
------------------------------------------
http://www.youtube.com/tcpipchip
Avatar do usuário
tcpipchip
Dword
 
Mensagens: 6104
Registrado em: 11 Out 2006 22:32
Localização: TCPIPCHIPizinho!

Re: RISC V

Mensagempor msamsoniuk » 10 Out 2019 01:59

tcpipchip escreveu:Marcelo
Bom dia
Olhou ser é possivel implementar a M++ ?


entao, na simulacao funciona redondo, mas na sintese nao, daih tem que fazer algumas correcoes e tem q ser meio passo a passo para garantir q as correcoes nao alterem o comportamento da simulacao. daih tem q ir mudando passo a passo e testando para garantir que nao mudou nada na simulacao... vai demorar um tempo!
Avatar do usuário
msamsoniuk
Dword
 
Mensagens: 2928
Registrado em: 13 Out 2006 18:04

Re: RISC V

Mensagempor tcpipchip » 10 Out 2019 10:28

SIM, EU VI AQUI TAMBEM QUE NA SIMULACAO QUE FUNCIONA 100%

CLARO, FICO NO AGUARDO!!!!!! QUERO USAR SEMESTRE QUE VEM EM SALA DE AULA!
------------------------------------------
http://www.youtube.com/tcpipchip
Avatar do usuário
tcpipchip
Dword
 
Mensagens: 6104
Registrado em: 11 Out 2006 22:32
Localização: TCPIPCHIPizinho!

Re: RISC V

Mensagempor pamv » 28 Out 2019 13:07

Seeed Studio Announces GD32 RISC-V Development Board, Its Latest GigaDevice GD32V-Powered Design

: Seeed is taking pre-orders priced at $6.90 board-only or $15.90 including bundled LCD.

https://www.hackster.io/news/seeed-stud ... 61c056bccd
Você não está autorizado a ver ou baixar esse anexo.
pamv
Word
 
Mensagens: 842
Registrado em: 20 Jun 2016 21:47

Re: RISC V

Mensagempor xultz » 28 Out 2019 13:54

SiFive U8-Series Out-of-Order RISC-V Core IP Takes on Arm Cortex-A72 Core

Imagem

Earlier this week, we wrote about SiFive Shield open security platform as the equivalent of Arm TrustZone security technology, but the company had had another important announcement this week with the introduction of SiFive U8-Series Out-of-Order (OoO) RISC-V Core IP with much higher performance than the company’s earlier U7-series core and competing with Arm Cortex A72 core.

https://www.cnx-software.com/2019/10/26 ... -a72-core/
98% das vezes estou certo, e não estou nem aí pros outros 3%.
Avatar do usuário
xultz
Dword
 
Mensagens: 2943
Registrado em: 13 Out 2006 18:41
Localização: Curitiba

Re: RISC V

Mensagempor pbernardi » 01 Nov 2019 15:36

julian camargo escreveu:Marcelo: eu acho que o mais certo seria vc me convencer a desistir de usar FPGA e RISCV para usar ARM! :lol: hahaha

Isso é fácil, basta uma conta simples: Se custo + performance = lucro, continue com o que esta usando senão, mude.


Opa, até estou voltando à vida aqui também.

O lado atrativo do RISC-V é que ele um um ISA aberto para se implementar na FPGA. Isso não é possível se fazer em uma ARM (o ISA deles é licenciado, se você tentar vai ganhar um processinho :twisted:).

Se precisar de um soft processor, o RISC-V é a alternativa do momento.
But to us there is but one God, plus or minus one - Corinthians 8:6±2. (xkcd.com)
pbernardi
Word
 
Mensagens: 706
Registrado em: 12 Out 2006 19:01
Localização: Curitiba-PR

Re: RISC V

Mensagempor msamsoniuk » 03 Nov 2019 23:36

o minicurso vai ser dia 21/11 as 9h mesmo, inscricoes abertas a partir do dia 7/11 as 18h. segundo a organizacao, deve ter esgotar rapidamente! :lol:

http://semanatechnologica.dainf.ct.utfp ... cursos.php

vai ser bom para sentir tb o drama da galera diante desse nivel de complexidade e logistica!

se for tranquilo quem sabe role montar uma turma paga para o inicio do ano que vem.

xultz escreveu:SiFive U8-Series Out-of-Order RISC-V Core IP Takes on Arm Cortex-A72 Core

Earlier this week, we wrote about SiFive Shield open security platform as the equivalent of Arm TrustZone security technology, but the company had had another important announcement this week with the introduction of SiFive U8-Series Out-of-Order (OoO) RISC-V Core IP with much higher performance than the company’s earlier U7-series core and competing with Arm Cortex A72 core.

https://www.cnx-software.com/2019/10/26 ... -a72-core/
Avatar do usuário
msamsoniuk
Dword
 
Mensagens: 2928
Registrado em: 13 Out 2006 18:04

Re: RISC V

Mensagempor pamv » 04 Nov 2019 16:04

@SiFive launches its U8-Series, core IP aimed at high-performance devices
https://twitter.com/HacksterNews/status ... 4928933890

SiFive Announces U8-Series 2.6GHz High-Performance Out-of-Order RISC-V Core IP
- SiFive claims a 3.1x uplift over the last-generation U7-Series, while beating Arm's Cortex-A72 on power and area efficiency metrics.

https://www.hackster.io/news/sifive-ann ... c6209ed7c4
pamv
Word
 
Mensagens: 842
Registrado em: 20 Jun 2016 21:47

Anterior

Voltar para Assuntos Gerais

Quem está online

Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante

cron