ASM51

Opa,

Eu li que tem m4 e m0 nele...

O keil pode gerenciar os 2 nucleos ou...um RTOS ?

Teoricamente, não seriam 2 dispositivos acessíveis independentemente pelo JTAG ?


+++

São espaços de endereçamento diferentes...
Tem que compilar as aplicações separadamente e utilizar o hardware de comunicação entre os núcleos.
Dá pra implementar uma camada de abstração por fila de mensagens para comunicar entre eles e no núcleo M4 rodar um scheduler pra agilizar as coisas, mas no M0 eu ficaria com a metodologia de máquina de estados para só pra gerenciar o hardware e comunicações externas.

Ok, vou começar a testar meu KIT na segunda...

Legal Aquino!!!!!!!!!

Vou começar a testar o bichinho!

tcpipchip,

Você conseguiu domesticar o LPC43xx?
Qual kit você comprou?

Comprei um LPC4330-Xplorer e estou apanhando para entender as fontes de interrupção. Estou querendo controlar 5 fontes de interrupção de GPIOs e gostaria de saber se posso controlar via o CortexM0.
Todos os periféricos são acessíveis por ambos os Cortex-M4/0 ou cada core controla de forma independente?

Obrigado!

opa, eu dei uma parada por conta de outros projetos...sim, pode...
Eu testei um exemplo simples...
Inicializei o uma GPIO do M4 como entrada de um botao. Quando o botão é pressionado, o M4 mandava um sinal de interrupção para o M0 que estivesse habilitado para receber este sinal...entendeu ?
A confirmação volta como uma interrupt no M4, o seja, o M0 manda um sinal...

tcpipchip escreveu:Inicializei o uma GPIO do M4 como entrada de um botao. Quando o botão é pressionado, o M4 mandava um sinal de interrupção para o M0 que estivesse habilitado para receber este sinal...entendeu ?
A confirmação volta como uma interrupt no M4, o seja, o M0 manda um sinal...

Ah bacana!
No meu caso, quero deixar o controle de I/O e periféricos para o M0 e deixar o M4 fazer o processamento mais pesado da aplicação.
Esses sinais de interrupção foram gerados pelo NVIC ou através do protocolo de comunicação IPC?

Obrigado...