por jeanfernandes » 05 Ago 2007 04:28
Tá certo o proex.
E não poderia ser de outro jeito.
Talvez até poderia (seria mais interessante se fosse tomático...mas ae limitaria a um valor que talvez ficasse inviável para certas aplicações, velocidade x numero de devices no bus).
Aquino não é questão de QI, ai já é exagero de sua parte. As "minor diferences" devem ter uma razão técnica. Acho muito pouco provável que os caras não tenham pesado o "pullup" na decisão de projeto do chip.
Eu não comparei esse item, nos chips mais modernos, mas o farei em momento oportuno.
Uma coisa que eu acho estranho, ai sim, é a P**** do P0.14. Ai sim poderia ter um pino específico para entrar em modo ISP, já que se não estou enganado no encapsulamento deve ter pino sobrando.... ou poderia sobrar eheheehhehehe.....
Uma porcaria, ai sim, outra delas, é o fato desse pino ae quando usado com GPIO, tem que ter muito cuidado, com a velocidade de chaveamento do mesmo. Nesse caso eu tomei um chapéu brabo no acesso (não consegui mais que 8 Mb de velocidade, talvez pelo hardware, talvez mesmo pela velocidade limitada, bom mandei pra caixa das almas...).
Fuiz.
Jean P. Fernandes - Eng. Eletrônico - (83) 2102-2116 - APEL -
www.apel.com.br - Campina Grande - PB