acho q a principal diferenca eh que os processadores da freescale usam arquitetura de memoria unificada (mesmo nos processadores que internamente possuem arquitetura de harvard). com isso vc tem a vantagem de poder colocar codigo em qq memoria (flash ou ram), bem como acessar dados em qq memoria (flash ou ram). a desvantagem obvia eh que vc diminui o bandwidth. para compensar essa diminuicao, vc tem acesso a instrucoes mais avancadas e modos de enderecamento melhores, o q contribui para minimizar o impacto no bandwidth e de quebra permite codigo mais compacto.
e ter MUL com 5 clocks e DIV com 7 clocks, ambas na forma de instrucoes compactas, realmente eh um bonus muito interessante em um mcu de 8 bits!
lembrando que o clock que estamos falando eh o bus clock. normalmente o bus clock e o clock externo nao sao 1:1, pois isto depende de como sao programados os PLLs. no HC08, eu normalmente deixo com o default que eh 4:1, assim um clock externo de 10MHz gera um bus clock de miseros 2.5MHz. mas nada impede de se programar o PLL para colocar o core para rodar com o bus clock maximo.
KrafT escreveu:O menor que uso é o MC9S08QA4 e temos tido uma convivência feliz.
O tempo de ciclo é meio imprevisivel, tem que debugar o assembly.
Maiores detalhes aqui:
http://www.freescale.com/files/microcon ... AN2627.pdfNa página 19, diz que a instrução DIV precisa de 7 ciclos.