eu estou usando essa especificacao como referencia:
http://www.interfacebus.com/VME_P1_Conn ... inout.html
eh basicamente o proprio bus do 68000 com alguns sinais a mais e usa um conector DIN de 3 linhas de 32 pinos. a mecanica da placa seria 160x100mm, mas estou usando 150x100mm pq eh mais facil encontrar placas pre-fabricadas.
existe uma especificacao do VME para 32 bits, mas ele utiliza um conector DIN adicional. uma solucao alternativa seria multiplexar enderecos e dados, mas me parece que acaba ficando mais complexo para uma performance meio similar, pq o tempo de multiplex insere wait state em relacao ao acesso direto de 16 bits.
assim, uma solucao melhor para o 68030 seria colocar a memoria de 32 bits na mesma placa do processador e deixar o IO pelo backplane, com dispositivos de 8 e 16 bits.
sobre a memoria dram, em um tipico pente de 72 vias vc precisa de pelo menos dois sinais RAS (para selecionar bank 0 e 1) e quatro sinais CAS (para selecionar bytes individuais). para um pente de 32MB, vc vai ativar RAS condicionado ao chipselect do primeiro ou segundo banco de 16MB, depois, com um atraso clockado, vc ativa um pino mux para inverter o multiplex e depois de mais um atraso clockado vc ativa os sinais de CAS conforme uma logica criada com DS, SIZE0/1 e A0/A1 (no caso do 68030).
essa parte dos RAS e CAS acho que eh ateh tranquila, falta a parte do refresh. eu diria que uma boa dica eh vc ler sobre o ciclo de acesso com hidden refresh.
esse tipo de acesso eh um acesso normal da memoria, soh que no fim do acesso RAS eh negado antes de CAS e isso gera um refresh automatico acoplado ao ciclo. um problema eh que se vc fizer um halt no processador ele para de acessar a memoria e para de induzir ciclos de refresh hehehe