Ajuda para começar com Xilinx

[norad58]

Vou ver se consigo conectar ele ao DLC10. Se não der certo, vou revender o DLC10, que custa uma pequena fortuna, e comprar o kit sugerido pelo msamsoniuk e que espeta direto na USB.

Este kit conecta na porta paralela sem gravador, eu devo ter ainda o esquema e montei um parecido. Dá pra utilizar apenas CPLD XC9536XL e XC9572XL.
Com o DLC09 e DLC10 podem ser gravados varios tipos de CPLD e trabalhar com FPGA.
Recomendo começar usar o ISE com este CPLD XC95..... ou um FPGA basico Spartan2, pois para outros modelos, se não tiver uma placa apropriada e conhecimento, a coisa complica....

[pamv]

não entendo porque de cara o sujeito que vai usar um FPGA já pensa em colocar um soft core. Tantas coisas pra fazer......

Pro pessoal de retrocomputing fpga é o atual Santo Graal....

[pamv]

Falando em mais barato, o FPGA XC3S50A-4VQG100C na Digikey está U$ 8,00 a unidade enquanto o CPLD XC2C32A-6QFG32C está U$ 1,40. Então, para aprender, parece razoável o CPLD e depois FPGA.

Só não me recomendaram o ISE, mas sim, o Vivado. Mas não entendi se ele tem versão free...

Raji

O preço do chip não reflete no preço da placa, o nome do fabricante dela pesa mais no preço que o chip.
Tanto o ISE quanto o Vivado tem versão free.

[msamsoniuk]

ateh onde sei, vc escolhe a ferramenta de acordo com a familia que vai usar:

- vivado para familia 7 e acima: FPGAs kintex, artix, zinq, virtex-7, ultrascale diversas e futuras familias.
- ISE para as familias 6 a abaixo: spartan-2, spartan-3, spartan-6, virtex diversas (menos a 7), CPLDs e familias antigas

ambos sao free e, em essencia, ISE eh para coisa miuda, barata e antiga, vivado para coisas graudas, caras e novas.

em termos de escala, a comparacao entre uma XC2C32 (uma CPLD tipica) e uma XC3S50A (a menor FPGA) eh incrivelmente injusta... pensemos em aplicacoes praticas bem simples e didaticas:

- UART: consome uns 44 ou 48 flip-flops... pelo menos 8 para cada baudrate generator, mais 8 para buffer de dados em casa sentido, mais 4 para cada maquina de estado contar os bits. jah sao 40, mais um par para tirar meta-estabilidade do RX e um e outro para estado da interface... uns 44. na CPLD nao cabe, pq ela tem apenas 32 macrocelulas (1 flip-flop/macrocelula). assim, uma XC9572 seria muito melhor, pq tem 72 macrocelulas e, portanto, uma UART consumiria mais ou menos metade da logica. no caso de uma XC3S50A, embora seja a menor FPGA da xilinx, tranquilamente caberiam umas 30 UARTs, isso pq ela tem 704 slices (2 flip-flops/slice). vem sempre entao aquela comparacao: um microcontrolador nao daria conta melhor? no caso da CPLD, sim. no caso da FPGA, dificil achar algum com tantas UARTs. mas se vc nao precisa de tantas, a FPGA entao eh um desperdicio.

- PWM: consome uns 32 flip-flops... pelo menos 16 para um contador e 16 para o valor que comuta de 0 para 1. cabe na tampa em uma XC2C32, mas se vc for registrar saidas diferenciais, jah seriam 34. e daih uma XC9572 jah seria mais jogo, pq acredito que caberiam 3 x PWM. o que nao eh muito se considerar que tipicamente qualquer microcontrolador barato tem pelo menos 2 canais PWM. agora, chutando o pau da barraca com uma XC3S50A e seu pequeno mar de flip-flops (pequeno, visto ser a menor FPGA)... seriam provavelmente 60 canais nao diferenciais. existem flip-flops para muito mais, mas essa FPGA pequena nao possui IO suficiente para mais que isso e vc precisa pelo menos de uma interface SPI para programar os canais PWM. nesse caso, novamente, nao tem microcontrolador com essa capacidade. mas claro, se vc precisa de 2 ou 3 canais PWM, a FPGA entao eh um desperdicio.

a coisa eh meio ironica: a CPLD eh barata, mas a capacidade eh sempre meio que na estica e vc tem que se esforcar para conseguir fazer as coisas caberem nela. o lado bom eh que vc vai valorizar o espaco e vai fazer as coisas de forma economica e eficiente. a FPGA, por outro lado, eh mais cara, mas tem 40x mais capacidade logica. isso sem falar em *recursos magicos*, como geradores de clock, memorias de alta velocidade, multiplicadores em hardware, etc. na boa, vale cada centavo! hehehe

bom, eu diria que vale a pena aprender na CPLD, mas ela nao vai muito longe e qualquer microcontrolador barato acaba fazendo mais. para ir alem do feijao com arroz que jah existe no mercado, tem que ir pensando em uma FPGA no futuro!

[tcpipchip]

fugindo um pouco do assunto Marcelo, este teu gif animado é chato...rsss

Penso que esta processando algo...

[pamv]

ateh onde sei, vc escolhe a ferramenta de acordo com a familia que vai usar:

- vivado para familia 7 e acima: FPGAs kintex, artix, zinq, virtex-7, ultrascale diversas e futuras familias.
- ISE para as familias 6 a abaixo: spartan-2, spartan-3, spartan-6, virtex diversas (menos a 7), CPLDs e familias antigas

ambos sao free e, em essencia, ISE eh para coisa miuda, barata e antiga, vivado para coisas graudas, caras e novas.

O ISE foi descontinuado em 2013 e substituído pelo Vivado. Ele ainda é licenciado e distribuído pela Xilinx e acho que li em algum lugar que ainda tem suporte.

https://www.xilinx.com/support/document ... n13012.pdf

[msamsoniuk]

coloquei de proposito para incomodar! huahuahua

fugindo um pouco do assunto Marcelo, este teu gif animado é chato...rsss

Penso que esta processando algo...

[msamsoniuk]

ateh onde sei, vc escolhe a ferramenta de acordo com a familia que vai usar:

- vivado para familia 7 e acima: FPGAs kintex, artix, zinq, virtex-7, ultrascale diversas e futuras familias.
- ISE para as familias 6 a abaixo: spartan-2, spartan-3, spartan-6, virtex diversas (menos a 7), CPLDs e familias antigas

ambos sao free e, em essencia, ISE eh para coisa miuda, barata e antiga, vivado para coisas graudas, caras e novas.

O ISE foi descontinuado em 2013 e substituído pelo Vivado. Ele ainda é licenciado e distribuído pela Xilinx e acho que li em algum lugar que ainda tem suporte.

https://www.xilinx.com/support/document ... n13012.pdf

apesar do que se possa ler ou supor, o ISE *nao* foi substituido pelo vivado... pq o ISE faz uma coisa, o vivado faz outra coisa diferente. eu tenho ambos instalados aqui e vc nao consegue comecar um projeto para spartan-6, por exemplo, com o vivado 2016.2: as opcoes de chips sao apenas artix, kintex, zinq e ultrascale. nao existe spartan-3, spartan-6, etc. no ISE 14.7, por outro lado, vc tem todas as familias spartan, menos as que o vivado suporta. eles vao lancar agora a familia spartan-7 e o suporte sera feito apenas no vivado, o que significa que o ISE nao vai ter update para suportar essa nova famlia. em alguns raros casos, acho que na familia zinq, existe o suporte em ambas. mas nesse caso o suporte no vivado provavelmente eh melhor, mais completo e mais atualizado. todavia, estamos falando de FPGAs e CPLDs baratas, o que significa que nao tem como fugir do ISE, visto que no vivado nao existe suporte. o motivo disso: conversando com o pessoal da xilinx me disseram que eh a complexidade da ferramenta. a interface, por si, estah disponivel no ISE com outro nome, ou seja, o vivado na real eh o antigo planahead e sempre esteve lah. isso nao importa, eh apenas o front-end... o que importa eh a ferramenta que faz a sintese. e no caso do ISE ela chegou no limite: adicionar novas familias resultaria em instabilidade na ferramenta. a opcao foi criar uma nova ferramenta de sintese sem os chips antigos.

bonus extra: uma opcao barata sao as FPGAs da lattice!

[Raji]

Obrigado pessoal. Por hora vou de ISE e CPLD, pq tenho tudo em mãos sem gastar anda. Acho que a placa do Augusto pode ser facilmente ligada no DLC10:

[pamv]

apesar do que se possa ler ou supor, o ISE *nao* foi substituido pelo vivado...

Não tem suposição, quando tiver um tempinho leia o PDF que eu linkei, ele tem a lista do que foi descontinuado em 2013. Mal comparando, o ISE seguiu o caminho do Wincupl da Atmel.

[msamsoniuk]

apesar do que se possa ler ou supor, o ISE *nao* foi substituido pelo vivado...

Não tem suposição, quando tiver um tempinho leia o PDF que eu linkei, ele tem a lista do que foi descontinuado em 2013. Mal comparando, o ISE seguiu o caminho do Wincupl da Atmel.

pois eh, mas tem um abismo vasto, escuro e duro entre esse PDF e o que chamamos de "vida real". e na vida real a coisa eh complicada. jah comeca que na vida real a luta por menor custo implica em espremer tudo que eh possivel na FPGA mais barata possivel. e isso se traduz em encapsulamento TQFP e pequena densidade logica. ironicamente, esse mundo real soh existe no ISE. mas note bem: sao FPGAs ainda em producao e com EOL para lah de 2020! na pratica: enquanto tiver alguem comprando, eles continuam fabricando. e nesse embalo, se a logica cabe, se o volume continua alto e o preco continua bom, vamos continuar usando em novos projetos. ironicamente, o vivado nunca vai suportar essas FPGAs, o que deixa como unica opcao o ISE. mas isso eh apenas parte do problema da vida real. imagine que uns 2 ou 3 anos atras trocamos uma spartan-2 (em EOL) por uma spartan-6. jah aproveitamos para integrar mais uns 3 ASICs na FPGA nova, alem da logica da FPGA antiga... mas para migrar, precisei encher a FPGA velha de traces... detalhe: o ISE 14.7 nao suporta a spartan-2 pq jah estava em EOL. como eu tinha um ISE 10.1 de 2008 na maquina, abri e sintetizei com ele de boa. mas bom seria se fosse soh isso... a vida real eh muito mais dura que isso! enquanto estavamos fazendo o projeto, aproveitaram para estocar a spartan-2 e manter a producao. o resultado eh que ateh uns dias atras devia ter placas em estoque com a spartan-2. e como essas placas ficam no cliente por ateh 10 anos, pode ser que daqui 10 anos de um problema em um cliente e precise colocar um trace na FPGA... isso significa que, em 2026 alguem vai precisar baixar um ISE 10.1 de 2008 para sintetizar uma spartan-2. e nem mencionei a spartan-6: projeto novo, FPGA "nova", ISE antigo. vao fabricar isso por mais 10 anos. se a spartan-6 entrar em EOL, eles estocam e trocam por uma nova, provavelmente spartan-7, quem sabe. fato eh que daqui 10 anos vao fazer a ultima placa com spartan-6, que vai ficar no cliente por mais 10 anos. entao daqui 20 anos, se der um pau, o cara vai ter que ressussitar o ISE 14.7 para sintetizar uma imagem com traces para essa spartan-6. os caras da spartan-7, no entanto vao ter melhor sorte, daih jah vao estar usando o vivado... isso se o vivado viver ateh lah! mas claro, essa historia de "se viver ateh lah" eh apenas um paradigma que criaram por aih... na pratica, vai viver. mesmo que esteja obsoleto. e eu jah falo "os caras" pq nem sei se vou viver tanto tempo! hahaha

agora, focando em problemas mais mundanos... uma lista de familias que o ISE 14.7 suporta:

- artix 7
- coolrunner 2
- spartan 3A
- spartan 3AN
- spartan 3
- spartan 3E
- spartan 6
- zynq
- coolrunner XPLA3
- kintex 7
- virtex 4
- virtex 5
- virtex 6
- XC9500

por outro lado, essa eh a lista de FPGAs que o vivado 2016.02 suporta:

- artix 7
- kintex 7
- kintex ultrascale
- zynq

na pratica: vivado soh suporta serie 7 e ultrascale. e se olhar no catalogo, todas sao BGAs com mais de 200 pinos e densidades logicas relativamente grandes, daquelas que custam um rim na digikey. para o mero mortal, as melhores opcoes hoje sao spartan-3 e spartan-6, que soh sintetizam no ISE. para nao dizer que nao sou bonzinho: ouvi um boato de que tem como fazer o vivado sintetizar a spartan-6... eh alguma maracutaia com licenca e/ou misturar ISE no vivado... mas realmente, aqui no meu vivado padrao, nao abre opcao para spartan-6. bonus extra: quando testei FPGAs da lattice, me pareceu nitidamente que os tools deles lembravam o ISE da idade da pedra... estes dias ouvi um amigo meu comentar a mesma coisa e fiquei desconfiado. perguntei para um cara que talvez seja da xilinx (nao vou entrar em detalhes para nao comprometer um possivel informante), ele riu e comentou que tem algo a ver com patentes, acordos, etc... enfim, se for real, eh um novo paradigma no mundo da obsolescencia, onde a FPGA low-cost de hoje pode ser a FPGA high-end de 20 anos atras. eh nestas horas que, como dizia o fabim, largar tudo e ir criar galinhas comeca a parecer uma opcao relativamente interessante!

[pbernardi]

apesar do que se possa ler ou supor, o ISE *nao* foi substituido pelo vivado...

Não tem suposição, quando tiver um tempinho leia o PDF que eu linkei, ele tem a lista do que foi descontinuado em 2013. Mal comparando, o ISE seguiu o caminho do Wincupl da Atmel.

pdf aceita qualquer coisa:

https://www.xilinx.com/products/design- ... suite.html

"ISE® design suite supports the Spartan®-6, Virtex®-6, and CoolRunner™ devices, as well as their previous generation families.

Xilinx recommends Vivado® Design Suite for new design starts with Virtex®-7, Kintex®-7, Artix®-7, and Zynq®-7000."

Então, a própria Xilinx recomenda ISE para a família 6.

Na verdade, a Xilinx queria mesmo ir para essa caminho - descontinuação do ISE - em 2013. Mas acho que quando eles viram a trabalheira que ia dar portar a familia 6 para o Vivado, eles voltaram atrás e mantiveram o suporte ao ISE. Com isso, alguns documentos ficaram com essa indicação obscura de descontinuação.