por polesapart » 28 Mai 2015 14:49
A série M é voltada para dispositivos que precisam de alguma capacidade de processamento (é só ver a M4, que tem até instruções DSP), mas ainda são simples (sem MMU de verdade, embora M3 e M4 opcionalmente tenham permissões de acesso, só não fazem memória virtual).
O que saltou aos olhos pra mim foi ter caches. Até o Cortex-M4 o foco era em ter jitter deterministico, portanto a maioria das soluções usava SRAM com clock 1:1 e 0 wait-states.
Eles estão focando em um gap entre uma cpu de uso geral (que possui MMU, suporta memória dinâmica cacheada e clocks bem altos), e uma especificamente embarcada (com nada daquilo), mas com maior performance bruta.
Colocaram esteróides no M4, basicamente. Mas não tem muito pra onde evoluir no desenho da série "M", se começarem a ir por aí, logo logo compensa embarcar versões ultra-low-power do Cortex-A7 ou um subset dele.
Warning: time of day goes back (-163479us), taking countermeasures.
