Linguagem descritiva de hardware
Moderadores: 51, guest2003
por tcpipchip » 09 Jun 2015 18:49
Help para meu aluno...
"Não consigo achar o circuito do flip flop tipo d com reset assincronizado(async reset dff)."
TCPIPCHIP
-

tcpipchip
- Dword
-
- Mensagens: 6560
- Registrado em: 11 Out 2006 22:32
- Localização: TCPIPCHIPizinho!
por tcpipchip » 10 Jun 2015 10:47
Vou começar a estudar VERILOG...
Mas tenho saudades do PALASM, da AMD

-

tcpipchip
- Dword
-
- Mensagens: 6560
- Registrado em: 11 Out 2006 22:32
- Localização: TCPIPCHIPizinho!
por mastk » 05 Jul 2015 17:35
module d_ff_reset
(
input wire clk, reset,
input wire d,
output reg q
);
// body
always (posedge clk, posedge reset)
if (reset)
q <= 1’b0;
else
q <= d;
endmodule
-

mastk
- Dword
-
- Mensagens: 4407
- Registrado em: 14 Out 2006 20:43
por xultz » 05 Jul 2015 20:40
um 74LS74 não resolve o problema dele?
98% das vezes estou certo, e não estou nem aí pros outros 3%.
-

xultz
- Dword
-
- Mensagens: 3001
- Registrado em: 13 Out 2006 18:41
- Localização: Curitiba
-
Voltar para Verilog, VHDL, SystemC ( PLAs, CPLDs, FPGAs, etc... )
Quem está online
Usuários navegando neste fórum: Nenhum usuário registrado e 0 visitantes