Critica a INTEL EDISON

Software e Hardware para linha x86

Moderadores: andre_luis, 51

Re: Critica a INTEL EDISON

Mensagempor msamsoniuk » 07 Jul 2015 17:42

mastk escreveu:Estamos falandode GPIO do MCU do conjunto, colocar a DDR nesse conector da EDISON eh impossivel, em todo o caso, preciso fazer a encomenda logo e ver qual a da INTEL com esse brinquendo.


a DDR estah dentro do modulo e ateh onde vi, a tensao de operacao maxima de uma LPDDR3 eh de 1.8V, entao eu acho que a escolha de 1.8V para os bancos de IO do processador nao eh mero acaso. e veja que poderia ser bem pior, pois o core dele provavelmente trabalha com apenas 1V! de qq forma, eh meio assombroso pensar em um processador x86 dualcore/dualthread que deve arranhar os 4000 MIPS encapsulado em um modulo cujo IO compete (?) com um misero HC908JB16... fala serio, eu diria que trabalhar com intel nessa area eh pedir para queimar dinheiro e tempo, alem de correr o risco de ser ridicularizado pelos colegas! :v hehehe
Avatar do usuário
msamsoniuk
Dword
 
Mensagens: 2935
Registrado em: 13 Out 2006 18:04

Re: Critica a INTEL EDISON

Mensagempor xultz » 07 Jul 2015 17:59

Marcelo, você está confundindo as coisas. Prá que serem as I/Os de um módulo como o Edison? Não é prá ligar a dispositivos de velocidade ridícula, como memórias DDR ou interfaces de comunicação de protocolos específicos e ridiculamente rápidos, e sim prá ligar a sensores ou conversores A/D via I2C ou SPI, ligar a Codecs de som via I2S, comunicar pela USART, aconar bugigangas via PWM, no máximo um modulozinho de display mequetrefe, e assim por diante. E o que que você encontra, dessas coisas todas, que funcione em 1,8V? Poisé, nada, a grande maioria funciona em 3,3V. Qualquer coisa que quiser nele, vai ter que colocar algum tipo de logic level translator. Então, por que raios o módulo já não tem um conformador de nível dentro dele? Sob o ponto de vista de este ser um módulo prá experimentação e prototipagem, foi uma grande mancada da Intel.
98% das vezes estou certo, e não estou nem aí pros outros 3%.
Avatar do usuário
xultz
Dword
 
Mensagens: 3001
Registrado em: 13 Out 2006 18:41
Localização: Curitiba

Re: Critica a INTEL EDISON

Mensagempor msamsoniuk » 07 Jul 2015 18:36

nao eh assim simples meo... na maioria dos componentes vc tem uma tipo de layout de transistor para o core (alta velocidade, menor corrente) e outro tipo de layout de transistor para IO (baixa velocidade, maior corrente). no caso de uma FPGA eh facil, vc coloca lah 1.2V para o core dela e normalmente ela tem bancos de IO com alimentacao separada. por exemplo, em um encapsulamento de 144 pinos, vc vai ter uns 25 pinos em cada banco de IO, ficando um banco em cada lado do TQFP e vc pode alimentar cada um com tensoes diferentes, entre 1.5 e 3.3V. mas processadores nao sao tao flexiveis assim: certa vez eu tive um problema com um componente da marvell justamente em funcao da falta de flexibilidade nesse aspecto: a alimentacao do core era de 1.0V, da DDR3 de 1.5V e resto do IO eu podia escolher entre 1.8 e 2.5V. eu usei 1.8V para o IO pq a parte de USB operava a 1.8V, porem no projeto me enganei e coloquei um switch operando a 2.5V conectado via GMII... quem disse que funcionava? eu esperava que fosse algo tipo 5V vs 3.3V, mas nao... tive que alimentar o switch com 1.8V pq nao havia flexibilidade de alimentar os bancos de IO com tensoes misturadas. claro, a intel poderia ter colocado um conversor de nivel no modulo, mas francamente, se os caras projetam os chips, pq eles nao colocaram o conversor de nivel nos proprios chips? de fato, poderiam ateh fazer como nas FPGAs, colocando bancos de IO separados e alimentados com as tensoes respectivas de acordo com a aplicacao... mas acho que nao vale a pena ficar especulando: eh a intel. e eles nao mandam nada bem na area de embarcados... e que a ira dos usuarios de 8051 caia sobre esse forum! \o/ huahuahua

xultz escreveu:Marcelo, você está confundindo as coisas. Prá que serem as I/Os de um módulo como o Edison? Não é prá ligar a dispositivos de velocidade ridícula, como memórias DDR ou interfaces de comunicação de protocolos específicos e ridiculamente rápidos, e sim prá ligar a sensores ou conversores A/D via I2C ou SPI, ligar a Codecs de som via I2S, comunicar pela USART, aconar bugigangas via PWM, no máximo um modulozinho de display mequetrefe, e assim por diante. E o que que você encontra, dessas coisas todas, que funcione em 1,8V? Poisé, nada, a grande maioria funciona em 3,3V. Qualquer coisa que quiser nele, vai ter que colocar algum tipo de logic level translator. Então, por que raios o módulo já não tem um conformador de nível dentro dele? Sob o ponto de vista de este ser um módulo prá experimentação e prototipagem, foi uma grande mancada da Intel.
Avatar do usuário
msamsoniuk
Dword
 
Mensagens: 2935
Registrado em: 13 Out 2006 18:04

Re: Critica a INTEL EDISON

Mensagempor xultz » 08 Jul 2015 08:31

Não é assim tão complicado, meo... eu não estou dizendo que a Intel deveria mudar o layout do processador, muito pelo contrário. Tradutores de nível lógico existem aos montes no mercado. O que eu defendo é que o projeto desta plaquinha deveria conter tradutores de nível, para tornar mais fácil a utilização do mesmo pelos usuários desta plaquinha. Só isso. O importante é pensar quem é o público-alvo desta plaquinha, e com quem esta plaquinha está competindo. As coisas que acontecem ali no miolo, os níveis de tensão, isso tudo não tem muita importância, se o que eu vou utilizar são somente as IO's que esta plaquinha oferece no conector. Se você olhar a tabela de pinos que estão disponíveis ali, vai ver que são poucas coisas, para coisas mais simples, como I2C, SPI e I2S. Se todos mundo que for utilizar estas IO's vai ter que colocar um tradutor de nível, por que raios o circuito da plaquinha já não incorpora um tradutor, então?
98% das vezes estou certo, e não estou nem aí pros outros 3%.
Avatar do usuário
xultz
Dword
 
Mensagens: 3001
Registrado em: 13 Out 2006 18:41
Localização: Curitiba

Re: Critica a INTEL EDISON

Mensagempor msamsoniuk » 08 Jul 2015 11:29

pq provavelmente nao cabe ueh! :P

xultz escreveu:Não é assim tão complicado, meo... eu não estou dizendo que a Intel deveria mudar o layout do processador, muito pelo contrário. Tradutores de nível lógico existem aos montes no mercado. O que eu defendo é que o projeto desta plaquinha deveria conter tradutores de nível, para tornar mais fácil a utilização do mesmo pelos usuários desta plaquinha. Só isso. O importante é pensar quem é o público-alvo desta plaquinha, e com quem esta plaquinha está competindo. As coisas que acontecem ali no miolo, os níveis de tensão, isso tudo não tem muita importância, se o que eu vou utilizar são somente as IO's que esta plaquinha oferece no conector. Se você olhar a tabela de pinos que estão disponíveis ali, vai ver que são poucas coisas, para coisas mais simples, como I2C, SPI e I2S. Se todos mundo que for utilizar estas IO's vai ter que colocar um tradutor de nível, por que raios o circuito da plaquinha já não incorpora um tradutor, então?
Avatar do usuário
msamsoniuk
Dword
 
Mensagens: 2935
Registrado em: 13 Out 2006 18:04

Anterior

Voltar para Intel x86

Quem está online

Usuários navegando neste fórum: Nenhum usuário registrado e 0 visitantes

cron

x