VHDL morrendo rapido... e você? :O

[msamsoniuk]

achei uma pesquisa com o mercado de HDLs no ano passado e as tendências para esse ano... é raro encontrar esse tipo de material, mas é uma boa dica do que anda acontecendo no mundo!

na área de FPGAs, VHDL ainda lidera, mas esta sendo substituído rápido por Verilog e SystemVerilog:

http://s3-blogs.mentor.com/verification ... GA-6-1.png

na area de ASICs, VHDL segue morrendo, enquanto verilog segue estavel na lideranca e systemverilog cresce rapidamente:

http://s3-blogs.mentor.com/verification ... C-10-1.png

e o que vocês andam usando? :O

[xultz]

VHDL morrendo rapido... e você? :O

Espero estar morrendo menos rápido que isto. Mas vai saber...

[tcpipchip]

Cupl, abel, palasm

Nada!

[Red Neck Guy]

Eu fiz um treinamento de VHDL na segunda-feira.
Eu leio os teus posts aqui, aí pergunto pra todo mundo que trabalha na área sobre a questão, só me dizem que VHDL é o mais utilizado.(nivel academico e industrial SC para baixo)

[tcpipchip]

Aquino

Valeu o curso na Univali ?

Conheceu meu aluno Rubens ?

Ele gosta muito do Verilog

[pbernardi]

Eu fiz um treinamento de VHDL na segunda-feira.
Eu leio os teus posts aqui, aí pergunto pra todo mundo que trabalha na área sobre a questão, só me dizem que VHDL é o mais utilizado.(nivel academico e industrial SC para baixo)

Aqui no Brasil o pessoal usa mais VHDL mesmo. Mas por outro lado, existem motivos para o Brasil não ser uma potência de HW, certo?

O mehlor é se basear pelo que acontece lá fora mesmo.

[msamsoniuk]

Cupl, abel, palasm

Nada!

pow! se vc me ver lah na decada de 80, me manda um alo do futuro! :v hahaha

[tcpipchip]

Ahhh sim, era o que eu tinha via BBS nos anos 80

[Red Neck Guy]

Aquino

Valeu o curso na Univali ?

Conheceu meu aluno Rubens ?

Ele gosta muito do Verilog

Eu só tive tempo pra ir nos dois primeiros módulos...
Compensou sim, tanto que quando sair novamente o de DEBUG e VHDL avançado pretendo fazer.
Conheci o teu aluno, até falei dei a sugestão pra ele trocar pra engenharia da computação

[tcpipchip]

O aluno esta no segundo semestre e já esta escrevendo o TCC

[mastk]

Nem fala em TCC, estou lutando com o meu e assim que me livrar da faculdade, vou migrar de VHDL para Verilog.