JOVE: Síntese de circuitos em Verilog [JAVA]

Linguagem descritiva de hardware

Moderadores: 51, guest2003

JOVE: Síntese de circuitos em Verilog [JAVA]

Mensagempor andre_luis » 23 Set 2015 10:46

Pessoal,


Alguem já usou esse programa ?
http://sourceforge.net/projects/jove/

Achei legal o fato de ser em Java, que para certos casos é vantajoso por não precisar instalar nada.
Eu gostaria de fazer algumas brincadeiras-de-criança com isso aí, mas quando executo não faz nada.

Alguem já usou isso aí ?
Editado pela última vez por andre_luis em 23 Set 2015 12:03, em um total de 2 vezes.
Razão: Corrigido erro estúpido de ortografia ( bem lembrado pelo Djalma )
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ

Re: JOVE: Síntese de circuitos em Verilog [JAVA]

Mensagempor andre_luis » 23 Set 2015 12:13

Bom, descobri que o compilador não estava instalado corretamente...

[EDITADO]

Desisti dessa porcaria, achei que tivesse uma interface amigável, mas é via linha de comando.
Aproveitando, se alguem conhece algum sintetizador de circuitos entrada HDL online ou puramente Java, peço compartilhar pfv...
"Por maior que seja o buraco em que você se encontra, relaxe, porque ainda não há terra em cima."
Avatar do usuário
andre_luis
Dword
 
Mensagens: 5447
Registrado em: 11 Out 2006 18:27
Localização: Brasil - RJ


Voltar para Verilog, VHDL, SystemC ( PLAs, CPLDs, FPGAs, etc... )

Quem está online

Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante

x