Descobrimos que o erro estava no instruction code do JMP
https://www.dropbox.com/s/uspsmh5nf4ve4z7/fpga.JPG?dl=0
Fórum sobre desenvolvimento de sistemas embarcados: Hardware e Software, Tecnologias: Eletrônica digital e analógica, Microcontroladoras, Microprocessadores, Sistemas *NIX (Linux, BSD), Software embarcado Baremetal. Sem fins lucrativos.
M++ e VERILOG
1 mensagem
• Página 1 de 1
M++ e VERILOG
por tcpipchip » 19 Out 2018 06:32
Não está fácil, mas semana que vem devemos terminar de portar nosso microprocessor M++ para FPGA com verilog
Descobrimos que o erro estava no instruction code do JMP
https://www.dropbox.com/s/uspsmh5nf4ve4z7/fpga.JPG?dl=0
Descobrimos que o erro estava no instruction code do JMP
https://www.dropbox.com/s/uspsmh5nf4ve4z7/fpga.JPG?dl=0
------------------------------------------
http://www.youtube.com/tcpipchip
http://www.youtube.com/tcpipchip
-
tcpipchip - Dword
- Mensagens: 6560
- Registrado em: 11 Out 2006 22:32
- Localização: TCPIPCHIPizinho!
1 mensagem
• Página 1 de 1
Voltar para Verilog, VHDL, SystemC ( PLAs, CPLDs, FPGAs, etc... )
Quem está online
Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante