Utilizando GPIO como interrupçao FPGA Altera

Linguagem descritiva de hardware

Moderadores: 51, guest2003

Re: Utilizando GPIO como interrupçao FPGA Altera

Mensagempor tcpipchip » 01 Jun 2021 21:52

Excelente! Vou esperar!!!!!!!!!!!!!!!!

obrigado!
------------------------------------------
http://www.youtube.com/tcpipchip
Avatar do usuário
tcpipchip
Dword
 
Mensagens: 6560
Registrado em: 11 Out 2006 22:32
Localização: TCPIPCHIPizinho!

Re: Utilizando GPIO como interrupçao FPGA Altera

Mensagempor mrgadotti » 02 Jun 2021 11:48

mrgadotti escreveu:
tcpipchip escreveu:QUAL KIT TENS AI ?


Tenho em mãos um kit genérico igual a esse:

https://produto.mercadolivre.com.br/MLB ... laster-_JM

Tem esse mesmo kit no Aliexpress...
Avatar do usuário
mrgadotti
Byte
 
Mensagens: 421
Registrado em: 02 Jun 2010 21:14
Localização: Timbó - SC

Re: Utilizando GPIO como interrupçao FPGA Altera

Mensagempor sync » 02 Jun 2021 18:35

mrgadotti escreveu:
mrgadotti escreveu:
tcpipchip escreveu:QUAL KIT TENS AI ?


Tenho em mãos um kit genérico igual a esse:

https://produto.mercadolivre.com.br/MLB ... laster-_JM

Tem esse mesmo kit no Aliexpress...


Colega

Sim, é evidente. Se tem no mercado livre, tem no Aliexpress, eu citei Waveshare porque tive uma, tenho outras coisas deles e gosto muito da qualidade e o preço está em conta, as duas são equivalentes exceto, creio, o tamanho do flash que não fará diferença na sua aplicação.
Creio que a diferença de preço é devida ao USB Blaster no Mercado Livre, porém, julgo que o colega tcpipchip já possui o seu
sync
Byte
 
Mensagens: 195
Registrado em: 04 Mai 2020 16:11

Re: Utilizando GPIO como interrupçao FPGA Altera

Mensagempor msamsoniuk » 28 Jun 2021 14:24

tcpipchip escreveu:Podes falar com o Marcelo S.


opa! como andava tudo parado, raramente eu estava vendo... acho que fiquei mto tempo sem ver! :D

bom, sobre o suporte a 56 interrupcoes, eh relativamente trivial na FPGA, basicamente no mesmo clock:

- ler os inputs e guardar em um registro R0 de 56 bits
- copiar o R0 para R1
- copiar o R1 para R2
- comparar R1 com R2
- se houver diferenca, registrar em uma FIFO de 56 bits a diferenca de R1 com R2.

isso seria a parte de aquisicao de alta velocidade, isso tranquilamente pode rodar em 50MHz. a FIFO faz a interface com a UART e, tendo dados na FIFO, a UART deve transmitir eles. a FIFO em si nao adiciona latencia extra, pelo contrario ajuda a compensar o problema que a UART vai estar operando com um baud rate provavelmente baixo. alem dissso, como sao 56 bits e a UART opera em 8 bits, vc vai transmitir 7 bytes a cada dado capturado.

e daih tem um detalhe: se vc transmitir varios segmentos de 7 bytes e falhar um byte, como vc mantem o sincronismo? eu diria que talvez seja uma boa ter um protocolo que permita fazer o "framing" disso, ou seja, se vc tem 56 bits, vc poderia na verdade transmitir isso em 8 bytes de 7 bits, sendo o 8o bit 1 no primeiro byte e 0 nos outros bytes, assim vc consegue facilmente saber onde comeca o bloco de bits.

note que R0 nao pode ser usado pq pode ter meta-estabilidade... isso de fato eh um problema: se o disparo eh feito por nivel em qq um dos 56 bits, se vc mudar 2 bits ali, corre o risco de gerar 2 eventos: um com um bit e outro com outro bit, mesmo que vc tente fazer eles mudarem ao mesmo tempo. pq isso? pq existem diferencas de timing e propagacao que vao tornar a ativacao dos sinais nao simultanea qdo analisado em alta velocidade. de fato, a menos que vc consiga construir fios com o mesmo comprimento medido atomo a atomo, sempre vai chegar um sinal antes do outro.

bom, eh isso... espero que estjam todos bem por aih! :D
Avatar do usuário
msamsoniuk
Dword
 
Mensagens: 2935
Registrado em: 13 Out 2006 18:04

Anterior

Voltar para Verilog, VHDL, SystemC ( PLAs, CPLDs, FPGAs, etc... )

Quem está online

Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante

x