Fórum sobre desenvolvimento de sistemas embarcados: Hardware e Software, Tecnologias: Eletrônica digital e analógica, Microcontroladoras, Microprocessadores, Sistemas *NIX (Linux, BSD), Software embarcado Baremetal. Sem fins lucrativos.
Moderadores: andre_luis, 51, guest2003, Renie
por __JEREK__ » 22 Out 2006 01:17
por __JEREK__ » 22 Out 2006 14:59
#include <16F628a.h>
#use delay(clock=4000000)
#define use_portb_lcd TRUE
#include <lcd.c> // drives do CCS para lcd
#fuses NOMCLR,INTRC_IO,NOWDT,PUT,NOLVP
int dseg=0;
int seg=0;
int minut=0;
int hora=0;
// timer 1
// responsavel pela contagem de 1 segundo exato
#int_timer1
void trata_t1 ()
{
// reinicia o timer 0 em 131 mais a contagem que já passou
set_timer1(53036+get_timer1());
dseg++;
if(dseg==10) // a cada 10 décimos de segundo incrementa segundo
{
seg++;
dseg=0;
if(seg==60) // a cada 60 segundos incrementa minuto
{
minut++;
seg=0;
if(minut==60) // a cada 60 minutos incrementa hora
{
minut=0;
hora++;
}
}
}
// escreve na 2° linha do LCD
printf(lcd_putc,"\n%02u:%02u:%02u:%02u ",hora,minut,seg,dseg);
}
void main ()
{
lcd_init();
printf(lcd_putc,"Relogio"); // Escreve na 1° linha do LCD
// configurações timer1 - inicio
setup_timer_1 ( T1_INTERNAL | T1_DIV_BY_8 );
set_timer1(53036); // 53036 = 10Hz
enable_interrupts (global);
enable_interrupts (int_timer1);
While(true)
{
//...nádegas a declarar
}
}
por Maurício » 22 Out 2006 16:06
por eletroinf » 22 Out 2006 18:30
por __JEREK__ » 22 Out 2006 21:05
7.1 Timer1 Operation in Timer Mode
Timer mode is selected by clearing the TMR1CS (T1CON<1>) bit.
In this mode, the input clock to the timer is FOSC/4.
The synchronize control bit T1SYNC (T1CON<2>) has no effect since the internal clock is always in sync.7.1 Timer1 Operation in Timer Mode
O Timer Mode é conseguido pela configuração do registrador TMR1CS em 0x00.
Neste modo a entrada de CLOCK para o timer1 é o FOSC dividido por 4.
O bit de controle de sincronismo T1SYNC (T1CON<2>) não tem efeito desde que o clock interno esteja sempre em siscronismo.7.2 Timer1 Operation in Synchronized Counter Mode
Counter mode is selected by setting bit TMR1CS. In this mode the TMR1 register pair value increments on every rising edge of clock input on pin RB7/T1OSI when bit T1OSCEN is set or pin RB6/T1OSO/T1CKI when bit T1OSCEN is cleared.
If T1SYNC is cleared, then the external clock input is synchronized with internal phase clocks.
The synchronization is done after the prescaler stage. The prescaler stage is an asynchronous ripple-counter.
In this configuration, during SLEEP mode, the TMR1 register pair value will not increment even if the external clock is present, since the synchronization circuit is shut off.
The prescaler however will continue to increment.7.2 Timer1 Operation in Synchronized Counter Mode
O modo counter é selecionado pela configuração do bit TMR1CS. Neste modo o TMR1 o valor é incrementado na subida da borda do clock de entrada nos pinos RB7/T1OSI quando o bit T1OSCEN está configurado como 0x00.
Se T1SYNC está configurado como 0x00, então a entrada do clock externo é sincronizado com “internal phase clocks” (não sei o que isso significa).
A sincronização é feita depois do estágio do prescaler. O estágio do prescaler é contador de rippler asincrono.
Nesta configuração, durante o modo SLEEP, o “pair value” do registrador do TMR1 não incrementa se o clock externo esta sempre presente, desde que o circuito de sincronização esteja desligado.
Entretanto o prescaler vai continuar incrementar.7.2.1 EXTERNAL CLOCK INPUT TIMING FOR SYNCHRONIZED COUNTER MODE
When an external clock input is used for Timer1 in synchronized Counter mode, it must meet certain requirements. The external clock requirement is due to internal phase clock (Tosc) synchronization.
Also, there is a delay in the actual incrementing of the TMR1 register pair value after synchronization.
When the prescaler is 1:1, the external clock input is
the same as the prescaler output.
The synchronization of T1CKI with the internal phase clocks is accomplished by sampling the prescaler output on the Q2 and
Q4 cycles of the internal phase clocks.
Therefore, it is necessary for T1CKI to be high for at least 2Tosc (and a small RC delay of 20 ns) and low for at least 2Tosc (and a small RC delay of 20 ns). Refer to the appropriate
electrical specifications, parameters 45, 46, and 47.
When a prescaler other than 1:1 is used, the external clock input is divided by the asynchronous ripplecounter type prescaler so that the prescaler output is symmetrical. In order for the external clock to meet the sampling requirement, the ripple-counter must be taken into account.
Therefore, it is necessary for T1CKI to have a period of at least 4Tosc (and a small RC delay of 40 ns) divided by the prescaler value. The only requirement on T1CKI high and low time is that they do not violate the minimum pulse width requirements of 10 ns). Refer to the appropriate electrical specifications, parameters 45, 46, and 47.7.2.1 EXTERNAL CLOCK INPUT TIMING FOR SYNCHRONIZED COUNTER MODE
Quando a entrada de um clock externo é usado para o Timer1 em modo “synchronized Counter mode”, isso deve ter certos requerimentos. O requerimento do clock externo é a sincronização é devido a sincronização do “internal phase clock (Tosc)”.
Também existe um atraso (delay) na atual incrementação do registrador do “TMR1 register pair value” depois do sincronismo.
Quando o prescaler é 1:1, a entrada do clock externo é a mesma saída do prescaler.
A sincronização do T1CKI com o “internal phase clock” é realizado pela amostra da saída do prescaler nos ciclos Q2 e Q4 do “internal phase clock”.
Consequentemente, isto é necessário para o T1CKI ser elevado no mínimo 2 Tosc (e um pequeno atraso de RC de 20ns) e baixar no mínimo 2 Tosc (e um pequeno atraso de RC de 20ns). Consulte os parâmetros 45,46 e 47 para as devidas especificações elétricas.
Quando o prescaler diferente de 1:1 é usado, a entrada do clock externo é dividido pelo contador de rippler assíncrono tipo prescaler assim a saída do prescaler é simétrica. Para que o clock externo encontre o requerimento de amostra, o contador de rippler deve levar em
Conseqüentemente, isto é necessário para T1CKI tenha um período de pelo menos 4 Tosc (e um pequeno atraso de RC de 20ns) dividido pelo valor de prescaler. O único requerimento no T1CKI no tempo HIGH e LOW é eles não devem violar a largura de pulso mínimo de 10ns. Consulte os parâmetros 45,46 e 47 para as devidas especificações elétricas.por __JEREK__ » 22 Out 2006 21:13
por eletroinf » 22 Out 2006 21:47
7.4 Timer1 Oscillator
A crystal oscillator circuit is built in between pins T1OS
(input) and T1OSO (amplifier output). It is enabled b
setting control bit T1OSCEN (T1CON<3>). It w
continue to run during Sleep. It is primarily intended fo
a 32.768 kHz watch crystal. Table 7-1 shows th
capacitor selection for the Timer1 oscillator.
The user must provide a software time delay to ensur
proper oscillator start-up.
TABLE 7-1: CAPACITOR SELECTION FOR
THE TIMER1 OSCILLATOR
Freq C1 C2
32.768 kHz 15 pF 15 pF
These values are for design guidance only.
Consult AN826 (DS00826) for further information
on Crystal/Capacitor Selection.
por __JEREK__ » 23 Out 2006 00:36
#include <16F628a.h>
#use delay(clock=4000000)
#fuses NOMCLR,INTRC_IO,NOWDT,PUT,NOLVP
#int_timer1
void timer1()
{
output_high(PIN_B0);
}
void main()
{
output_low(PIN_B0);
setup_timer_1(T1_EXTERNAL | T1_DIV_BY_1 | T1_CLK_OUT);
enable_interrupts(INT_TIMER1);
enable_interrupts(GLOBAL);
while(true);
}por Maurício » 23 Out 2006 01:20
por __JEREK__ » 23 Out 2006 01:30
por otavio luiz » 23 Out 2006 13:33
por __JEREK__ » 24 Out 2006 18:49
por eletroinf » 24 Out 2006 22:06
#int_timer1
void timer1()
{
if(input(PIN_B0)) output_low(PIN_B0); //Inverte o estado do pino
else output_high(PIN_B0);
}
por guest2003 » 25 Out 2006 07:35
)
Usuários navegando neste fórum: Nenhum usuário registrado e 1 visitante