DM9161AEP

[tcpipchip]

Alguem sabe pq o este PHY tem a opcao de ter uma referencia de clock de 25Mhz e 50Mhz para o pino 42 ?

[rcakto]

http://www.meworks.net/userfile/24247/D ... 101609.pdf

bom pelo pouco que vi no datasheet, na pagina 9 ta falando que o pino 42 tem entrada para o colck de referencia para escolha do modo do RMII
"Crystal Output; REF_CLK input for RMII mode"

e na pagina 42 seção "9.4.19 RMII Timing Parameter" tem uma tabela de referencia

[tcpipchip]

Será que 50Mhz é para 100Mbits ?

[rcakto]

provavel, talvez a variação do clock defina se trabalha com 10 ou 100mbits
testa com um gerador de função

[msamsoniuk]

Será que 50Mhz é para 100Mbits ?

eh o clock de referencia para a trasnferencia de dados: a interface MII trabalha com 4 sinais x 25MHz e a RMII trabalha com 2 sinais x 50MHz.

[rcakto]

bom pelomenos chegamos perto... XD

[tcpipchip]

Pelo que vi tambem é o clock do CI...