por Maurício » 30 Jan 2007 14:18
Desistí porque o cliente tinha prazo, pra variar....
Precisava de um circuito com duas seriais.
Mas, como a comunicação não seria mestre-escravo, porque a CPU da segunda serial (C2051, que não tem SPI nativo) fazia a sinalização e o envio do byte recebido, acabei optando mesmo por paralela.
Chega um byte, sinaliza, o mestre recolhe a informação e retransmite.
Tudo feito por interrupção.
Com o AVR, economizei só uns 10 integrados pra fazer essa lógica funcionar.
Mas, se as duas CPUS tiverem SPI nativo, configuração mestre-escravo e multi-master não devem ser muito problemáticas, não !
Não sei te dizer, porque eu ainda não usei.
[]'s
RETI.
"Não leve a vida tão à sério, afinal, nenhum de nós sairá vivo, dela!"